爱游戏-EDA产业的三大挑战与两个对策

EDA财产的三年夜挑战与两个对策 时候：2024-08-06 17:19:41 手机看文章

扫描二维码随时随地手机看文章

从EDA角度来看，当前挑战首要来自三个方面：一是新工艺节点不竭出现带来的物理验证和可测性设计（Design-for-Test）方面的挑战；二是不竭爬升的设计范围致使的高阶综合（High Level Synthesis）、功能验证和物理验证等运行时长（Runtime）太长的问题；三是从片上系统（SoC）到系统堆叠（System of System）带来的设计方式学和验证方式学的革命性转变。

“多便是好，年夜便是美”在集成电路行业永不外时。固然和竞争敌手比的时辰经常是比小，谁的面积更小、谁的功耗更低；但比年夜才是主流，才更吸引眼球，比谁集成的晶体管数目更多，谁的功能更多，谁的机能更壮大。和本身上一代产物比拟，也是比年夜，有无和上一代产物比小的？面积更小？功耗更低？那只是降本钱的半代产物，面子的公司都不这么比。

市场上，年夜芯片寻求高集成度的比赛还在延续，固然晶圆制造工艺接近物理极限，但在各方尽力之下，十年内半导体工艺成长线江南体育路已很是清楚，晶体管尺寸微缩手艺还能向前成长，芯片集陈规模还能增添，意味着芯片开辟与出产生态中各环节要解决的困难愈来愈多。

三个挑战

Siemens EDA全球副总裁兼中国区总司理凌琳告知摸索科技（ID:techsugar），从EDA角度来看，当前挑战首要来自三个方面：一是新工艺节点不竭出现带来的物理验证和可测性设计（Design-for-Test）方面的挑战；二是不竭爬升的设计范围致使的高阶综合（High Level Synthesis）、功能验证和物理验证等运行时长（Runtime）太长的问题；三是从片上系统（SoC）到系统堆叠（System of System）带来的设计方式学和验证方式学的革命性转变。

工艺换代致使芯片设计复杂度上升

每次晶圆制造工艺进级换代，半导体晶体管的特征城市遭到影响。例如，金属寄生效应和加工应力对晶体管的影响在分歧代工艺之间会有差别，光刻和化学机械抛光（CMP）等环节对器件可制造的影响也分歧，新的器件特征和更年夜的系统复杂性，给物理验证和可测性设计增添了良多难度，常常需要新的设计束缚和设计规范，甚至新开辟流程和新东西。

这些新的、更严酷的束缚与设计规范凡是会年夜幅增添设计、综合与仿真验证的计较量，增添新节点芯片从产物界说到流片量产所需时候，是以SoC开辟需要更多的硬件开辟平台与更新的东西链，从而增添本钱。

而每代产物的工作量增加，其实不仅局限在计较，在向更进步前辈工艺节点迁徙时，跟着设计复杂度指数型增加，所需摹拟与数字设计人员数目也要增添，而摹拟与夹杂旌旗灯号IP在迁徙到新工艺时工作量更年夜，按照Siemens EDA在2018年的一份白皮书中的统计数据，曩昔5年中节点迁徙所需的IP开辟工程师数目增添了50%。

两个对策

三年夜挑战对EDA的诉求，都可以归结到若何提高开辟与出产效力上。

凌琳暗示，在“后摩尔定律”时期，为应对挑战，EDA厂商起首应当正视基在机械进修的设计方式学。人工智能和机械进修为EDA厂商打破效力瓶颈供给了有用的兵器。例如，在计较光刻中，Siemens EDA的软件采取了机械进修，能用3倍的速度以纳米级的正确度来猜测OPC（Optical Proximity Correction，光学临近效应校订）输出，在LFD制造中，还能猜测产量限制身分和制订设计准则。在深度数据阐发中利用机械进修今后，Siemens EDA的Solide软件能进行转变性可感知的设计和特点提取，而在由诊断驱动的产量阐发中，基在机械进修的软件YieldInsight则可以年夜年夜提高客户FinFET设计的良率阐发能力。

别的一个主要的标的目的是“上云“。Siemens EDA对EDA上云很是正视，制订了云利用指点原则，并提出了在云上运行Calibre操作的最好实践。为了制订和测试这些指点原则与实践，Siemens EDA与AMD微软Azure 结合展开了一个项目，经由过程采取运行在 Azure 公共云上的 AMD EPYC 办事器，验证了“云上Calibre” 平台的壮大能力。AMD工程师利用Siemens EDA经 TSMC认证的Calibre nmDRC软件平台，在约8 小时内就完成了对其最年夜的7纳米芯片设计的物理验证，该设计包括130亿个晶体管。数据注解，操纵Siemens EDA云设计方式学，7纳米芯片量产设计的物理验证周期可以缩短为本来的2.5分之一。

验证与仿真加快

现实上，Calibre一贯是Siemens EDA应对物理验证和可制造设计（DFM）挑战的利器，该东西能供给完成的IC验证和DFM优化功能，知足所有签核（sign-off）要求，可加速设计从建立到制造的进程，比来推出的Calibre DRC/LVS Recon，可以把结构布线时的DRC/LVS物理验证速度提高30倍。

跟着工艺进级，芯片开辟工作中验证工作量上升显著。当前,年夜型SoC项目数字工程师设计与验证比例凡是为1:2,乃至1:3，即需要两倍或三倍在设计人员的人力投入到验证开辟工作中。凌琳指出，验证解决方案就是要供给最高的验证吞吐量和笼盖率，使客户可以或许开辟业界最复杂的设计。除物理验证东西，Siemens EDA在硬件辅助系统、数模夹杂验证和单位库和IP验证方面有完全的解决方案。凌琳说：“我们的验证解决方案致力在解决集成电路开辟团队在仿真加快、数模夹杂设计仿真等方面对的迫切挑战。”

SoC验证本钱上升

2021年，Siemens EDA发布了最新的Veloce硬件辅助系统，该系统是业内首个完全的集成式解决方案，将虚拟平台、硬件仿真和 FPGA 原型验证手艺融在一身。供给用在虚拟平台/软件激活验证的 Veloce HYCON（HYbrid CONfigurable）、150亿门级电路Veloce Strato+、Veloce Primo 企业级 FPGA 原型验证系统和Veloce proFPGA 桌面 FPGA 原型验证系统。

在数模夹杂验证范畴，Siemens EDA的Analog FastSPICE 平台可为摹拟、射频、夹杂旌旗灯号、存储器和定制数字电路供给快速的电路验证，此刻还包罗了AFS eXTreme 手艺，为年夜型布线后摹拟设计带来更多的机能优势。而Questa可提高笼盖率和调试效力，以领先的仿真算法解决SoC设计验证的复杂困难。Symphony夹杂旌旗灯号平台可供给业界最快和可设置装备摆设的夹杂旌旗灯号解决方案，以正确验证设计功能、毗连性和所有设计级此外A/D接口机能。

Solido设计平台则是Siemens EDA在库和IP设计范畴的验证解决方案，撑持转变感知设计和特点化解决，采取定制化机械进修手艺，实现所需的置信度, 同时可以显著削减时候和资本,并显现出极佳的数据可视化结果。

进步前辈封装

跟着单片集成度增速放缓，立体封装手艺愈来愈被芯片公司所正视，多芯片架构设计可以并行摆设或以三维设置装备摆设堆叠，凡是集成在单个系统级封装 (SiP) 中，以知足当前市场对小尺寸、高能效、低延迟和高机能的需求。另外， SiP 手艺还可以或许将零丁的、以其最好工艺节点制造的芯片整合在一路，即芯粒Chiplets手艺，已有桌面处置器等年夜型芯片在量产产物中利用。总而言之，立体封装手艺已成为SoC/SoS（System of System）开辟的主要支持。

复杂的集成要求使得EDA 公司需供给周全的进步前辈封装解决方案，Siemens EDA的Xpedition高密度进步前辈封装 (HDAP) 流程就是针对芯片进步前辈封装设计的高效解决方案。Xpedition可以或许对多芯片封装进行快速的原型设计、计划、设计和验证。

该方案有两年夜怪异手艺。第一， Xpedition Substrate Integrator 东西，它是一个图形化、快速的虚拟原型设计情况，可以或许摸索异构 IC 并将其与中介层、封装和 PCB 集成，采取基在法则的方式优化机能、毗连和可制造性，供给了针对全部跨范畴基底系统的快速且可猜测的组件样机建造。

第二，Xpedition Package Designer 东西，它是一个完全的 HDAP 从设计到掩模停当的 GDS 输出解决方案，可以或许治理封装物理实现。Xpedition Package Designer 东西利用内置的 HyperLynx 设计法则查抄 (DRC) 在签核之进步行具体的设计内查抄，而 HyperLynx FAST3D 封装解析器则供给了封装模子的建立。该东西直接与 Calibre 东西集成，为开辟者供给流程设计套件(PDK) 的签核功能。

同时，Siemens EDA还推出了OSAT（外包装配和测试）同盟打算，帮忙鞭策生态系统功能，以撑持新型高密度高级封装 (HDAP) 手艺，如针对客户芯片设计的 2.5D IC、3D IC 和扇出晶圆级封装 (FOWLP)。

在3D封装层面，Siemens EDA和西门子其他部分也有良多协作机遇，除机械阐发与热阐发，西门子分歧部分的软件可以在后台买通，实现阐发成果与数据库同享，从而更好地进行系统级阐发。

异构计较与高阶综合

Chiplets和SiP正逐步鼓起，预示着异构计较的畅旺前景。在异构集成芯片开辟进程中，假如开辟情况不同一，那末综合的效力必定会被拉低，是以高阶综合(High-Level Synthesis, HLS)就异构开辟的一个必选项。

客户可以基在此更好地设计架构、治理内存分派和神经收集的宽度与纵深，决议在芯片内部放置几多流水线等。当设计方式产生改变的时辰，验证方式也会响应有所转变。传统IC的验证方式是测试法则、架构和规范，而此刻更多的是垂直利用层面的验证需求，这就需要经由过程相干手艺仿真出一个虚拟AI引擎，然后把算法数据推送到硬件仿真系统中的AI引擎上去履行代码处置和终究利用，以便取得整体的机能、功耗和数据。如许，在芯片还没有开辟之时就可以和早把握全部系统的机能表示。

凌琳暗示，在这方面，Siemens EDA 供给 Catapult HLS与高级异构封装解决方案，Catapult HLS极年夜削减了自界说加快器的设计工作。经由过程正确的实行指标与替换性架构之比，Tiny Yolo CNN推理速度比软件实行快1万倍，每次推理比软件实行节流1.2万倍精神。

高级异构封装解决方案中，Siemens EDA在设计环节供给异构打算和原型设计；在实行环节，Siemens EDA可供给硅中介层和封装的物理实行；其2.5/3D 高级逻辑和物理验证可以用在验证环节；同时Siemens EDA也供给靠得住性的热阐发和机械阐发能力。

石破天惊的时刻

谈到中国市场，凌琳决定信念实足。他暗示，中国领先客户实力不俗，部门厂商已走到世界前列，在进步前辈工艺导入方面更是走到了全部行业的第一团体。“得益在OPC市场的年夜爆发，和物理验证客户需求的年夜爆发，最近几年来我们在中国区的EDA软件营业（解除失落设计IP）的成长是竞争敌手的2倍摆布。”凌琳告知摸索科技（ID:techsugar），Siemens EDA增强了中国区手艺撑持人手设置装备摆设，加年夜了与中国客户的交换频次，当真听取中国客户需求，有望与中国客户一路在市场上取得年夜丰收，他说：“2021年注定会是朝阳东升石破天惊的汗青时刻。”

欲知详情，请下载word文档 下载文档